PLL :  Phase-Locked Loop ou Elo Travado em Fase.

O PLL é um dispositivo muito usado em telecomunicação e outros campos, com as mais diversas finalidades, como recuperação de portadora em PSK e QAM, recuperação de relógio (sincronismo) em transmissões digitais, demodulação de sinais FM ou FSK e muitas outras.
Usado com um divisor de freqüência após o VCO e um oscilador a cristal gerando Ve, atua como sintetizador de freqüência para geração de portadoras e sinais de sincronismo.
O PLL é um caso particular de servo mecanismo ou sistema retroalimentado.
De acordo com a aplicação, pode ser implementado de forma analógica ou digital ou por software em DSP.

Basicamente, o PLL é um elo fechado com três componentes :

• o detetor de fase, que fornece uma tensão de saída Vd cuja componente contínua Vc é proporcional a diferença de fase dphi entre os sinais Ve (sinal de entrada) e Vv (sinal do VCO). O detetor tem um ganho definido por : Gd=dVd/dphi (Volts/radianos). Pode ser implementado de diversas formas conforme a aplicação: um simples circuito lógico ou-exclusivo, um multiplicador de quatro quadrantes ou um circuito seqüencial sensível a borda ou outros mais. Vd costuma também ser chamada de tensão de erro.
• o filtro passa baixo, cuja função básica é eliminar a componente de alta freqüência (fv ou 2fv) na saída do detetor de fase, e extrair somente a componente continua que serve de tensão de controle Vc do VCO, ou seja, age como integrador. O projeto do filtro é a parte mais crítica do PLL, pois define o seu comportamento transiente ou dinâmico, ou seja, tempo de resposta, estabilidade, faixa de captura, fator de amortecimento, freqüência natural, ruído de fase e outros. Tem ganho definido por : Gf=Vc/Vd.
• o VCO, oscilador controlado por tensão, gera um sinal cuja freqüência fv depende da tensão de controle Vc. Tem ganho definido por : Gv=2pidf/dVc (radianos/volts.segundos)

Como o circuito forma um elo fechado, para ser estável tem de ser realimentado negativamente, o que se consegue projetando-se corretamente o sinal de Gd , Gf e Gv. O produto dos três é o ganho do elo aberto : Gea=Gd.Gf.Gv (unidade : 1/s).
O ganho em elo fechado do PLL é : Gef=Gea/1+Gea.

• Como funciona o PLL ?

Na ausência de sinal de entrada Ve, a tensão Vc é zero e o VCO oscila na freqüência central fo.

Com sinal de entrada Ve, e freqüência fe dentro da faixa de captura ou aquisição Fa, aparece uma tensão Vd na saída do detetor de fase, tal que a freqüência do VCO seja alterada até ser igual a freqüência do sinal de entrada, porém mantendo um erro ou diferença de fase constante e tal que gere um Vc que sustente esta nova freqüência do VCO. Por exemplo, se o detetor de fase for um ou-exclusivo, o erro de fase será 90 graus quando fe=fo (veja figura acima). Nesta condição estável, o PLL está sincronizado ou travado, as custas de uma diferença de fase dphi entre Ve e Vv, (donde o nome de Elo Travado em Fase), mantendo a freqüência fv do VCO exatamente igual a freqüência fe do sinal de entrada. Se fe variar dentro da faixa de sincronismo Fs, a freqüência do VCO acompanha fe. (obs.: para cada valor de fe dentro da faixa de sincronismo Fs existe um único valor de dphi ( e Vc), e constante. Como a freqüência é proporcional a derivada da fase e a derivada de uma constante é zero, a diferença entre fe e fv é zero e portanto as duas freqüências são exatamente iguais, não importando o valor do erro de fase, desde de que fique constante).

Um exemplo típico de uso do PLL é demodular sinais em FM. O sinal FM é aplicado na entrada do PLL, com desvio de pico a pico dentro da faixa Fs. Se houver uma relação linear entre  fv  e Vc do VCO, então Vc terá uma componente alternada igual ao sinal modulante, pois Vc e fv do VCO irão acompanhar as variações de freqüência de entrada , desde que o filtro passa baixo esteja corretamente projetado.

Faixa de captura ou aquisição Fa  e  faixa de sincronismo ou travamento Fs (lock range).
Na figura acima podemos observar o comportamento do PLL em função da freqüência fe do sinal de entrada. Injetando por exemplo uma freqüência fx menor que f4, o PLL não consegue se travar, ou seja, o VCO não acompanha a freqüência de entrada, ficando em fo, a freqüência central.
Aumentando fe (seta azul) lentamente, o PLL continua não travado até fe atingir f1 onde o PLL se trava, ou seja fv do VCO é igual a fe. Aumentando mais fe (reta inclinada azul), o PLL continua travado, fv acompanhando fe e Vd aumentando junto com fe, até chagar a fe=f2, onde o PLL perde o sincronismo ou não está mais travado. Mesmo voltando com fe para traz, o PLL continua sem sincronismo (ou ainda subindo mais até fy). Baixando mais ainda a freqüência fe (seta vermelha) até atingir fe=f3, o PLL volta a se travar. Se agora fe subir de novo, o PLL continua travado até fe=f2, e se fe continuar diminuindo, o PLL se mantém travado até fe=f4 abaixo da qual perde o sincronismo. (obs.: na figura do comportamento do PLL acima, na verdade as retas inclinadas azul e vermelha estão uma em cima da outra, sendo destacadas lado a lado apenas para melhor vizualização)
Conclusão : para o PLL poder sincronizar-se (travar) a partir da condição não travada, é preciso que fe esteja acima de f1 ou abaixo de f3, ou seja, dentro da faixa de aquisição Fa=f3-f1. E uma vez sincronizado, o PLL se mantém sincronizado desde que fe não passe acima de f2 e nem abaixo de f4, ou seja, fe não saia da faixa de sincronismo Fs=f2-f4.  Obs.: Fa=<Fs, ou seja, Fa é menor ou no máximo igual a Fs, dependendo do projeto do PLL.

Até agora, vimos o comportamento do PLL em regime estático ou para variações lentas da freqüência do sinal de entrada. Veremos agora os princípios básicos do comportamento dinâmico ou transiente do PLL, ou seja, como Vc acompanha variações rápidas ou bruscas da freqüência do sinal de entrada, como por exemplo, uma mudança de freqüência de entrada em forma de degrau (curva vermelha na figura seguinte) :

Se o PLL fosse perfeito, a freqüência fv do VCO ou a tensão de controle Vc também teriam a mesma forma do degrau de entrada. Acontece que o filtro passa baixo principalmente, e o VCO também, introduzem atrasos e defasamentos variáveis, fazendo com que a resposta do PPL não seja instantânea. As curvas em preto mostram como se comporta um PLL com resposta de segunda ordem. Podemos observar que alem do atraso no tempo, podem ocorrer oscilações amortecidas até que seja atingido o valor final. Estas oscilações provocam a ultrapassagem momentânea do valor final, para mais ou menos. O comportamento do PLL depende do fator de amortecimento z, que depende essencialmento do filtro e do ganho do elo.
Na figura acima, valores do fator de amortecimento inferiores a 1 (sub-amortecido) tem resposta mais rápida porém as custas de oscilações. Valores maiores que 1 (super amortecido) não tem oscilações mas um tempo de resposta mais lento. O valor adequado do fator de amortecimento depende muito da aplicação na qual o PLL é empregado: por exemplo, para extrair uma portadora no meio do ruído usa-se fator de amortecimento alto, mas para extrair o sinal modulante em FM ou PSK, o fator de amortecimento deve ser mais baixo para que o PLL consiga acompanhar as variações rápidas de freqüência.
 

• Qual é a vantagem do PLL ?

Considerando apenas o funcionamento estático, não tem muita vantagem no uso do PLL, pois ele apenas gera uma réplica do sinal de entrada, desde que a sua freqüência esteja dentro das faixas Fa e Fs, a não ser que permite demodular um sinal FM, o que pode ser feito com outros circuitos mais simples como discriminadores.
Considerando o seu comportamento dinâmico ou transiente, o grande mérito do PLL é que ele consegue gerar uma réplica limpa e quase sem ruído de um sinal misturado com ruído, interferências, com tremor de fase e até mesmo com cortes de curta duração.
Portanto o PLL permite reconstituir ou recondicionar sinais deteriorados pelo ruído, ou ainda, separar um determinado sinal no meio de muitos outros.